Компания ScaleFlux представила контроллер MC500 CXL Type 3, созданный совместно с ведущими отраслевыми партнёрами. Это устройство, спроектированное для достижения наилучшей производительности на каждый ватт потребляемой энергии, нацелено на интенсивные ИИ-инфраструктуры и облачные среды.
Микросхема соответствует стандартам JEDEC SPDM 1.2 и Caliptra, а также использует современную технологию коррекции ошибок (ECC) с методом декодирования по списку (list decoding) для устранения сложных неисправностей. В основе лежит интерфейс PCIe 5.0, который может работать в конфигурациях x4, x8, 2x4 и 2x8.
Контроллер поддерживает память DDR5-4800 (4 канала; 2DPC) и DDR4-3200 (2 канала; 2DPC). В первом случае максимальный объём достигает 1 Тбайт, во втором — 512 Гбайт. На базе этого чипа можно создавать устройства форм-факторов FHHL, HHHL, EDSFF E3.S 1T и E3.S 2T. Заявленное типовое энергопотребление MC500 CXL Type 3 составляет около 6 Вт при использовании восьми линий PCIe или примерно 10 Вт в режиме 2×8 линий. Микросхема выполнена в корпусе Flip Chip BGA габаритами 23 × 23 мм.
Источник изображения: ScaleFlux
Чип предназначен для интеграции процессоров, памяти и ускорителей в серверных системах. Заявлена совместимость с компонентами ключевых игроков рынка, что упрощает сборку конфигураций. Контроллер способен устранить узкие места в архитектуре дата-центров и обеспечить бесшовное взаимодействие оборудования, что особенно актуально на фоне стремительного роста объёмов обрабатываемых и передаваемых данных.
Стоит отметить, что в конце прошлого года консорциум CXL Consortium представил спецификацию Compute Express Link (CXL) 4.0. Она базируется на интерфейсе PCIe 7.0, что позволяет поддерживать линии с пропускной способностью до 128 ГТ/с.
Источник:
