JEDEC представила дорожную карту развития стандарта памяти LPDDR6, которая предусматривает увеличение плотности до 512 Гбайт на один модуль, а также обнародовала подробности двух разрабатываемых спецификаций — модульной архитектуры SOCAMM2 и технологии обработки данных непосредственно в памяти PIM. Обновлённый стандарт расширяет сферу применения LPDDR6 за рамки мобильных устройств, ориентируясь на центры обработки данных и вычисления, связанные с задачами искусственного интеллекта.
Источник изображения: jedec.org
Организация разрабатывает следующую версию спецификации JESD209‑6 на основе стандарта, опубликованного в июле 2025 года. Главное архитектурное нововведение — отказ от бинарной ширины интерфейса на кристалл: вместо традиционного x16 вводятся режимы x24, x12 и x6. Более узкий субканальный режим x6 даёт возможность размещать большее количество кристаллов в одном корпусе, тем самым увеличивая ёмкость памяти на компонент и на канал — это особенно важно для масштабирования под нагрузки, связанные с ИИ.
Одновременно стандарт обзаведётся механизмом гибкого резервирования метаданных, который минимально влияет на пиковую пропускную способность. Клиенты из сферы ЦОД смогут самостоятельно настраивать баланс между пользовательской ёмкостью и объёмом метаданных в зависимости от требований к надёжности конкретной системы. Ожидаемый верхний предел плотности LPDDR6 превысит текущий максимум LPDDR5/5X и составит 512 Гбайт на модуль. В JEDEC называют это достижение ответом на растущие потребности в объёме памяти при обучении и инференсе моделей ИИ.
Подкомитет JC‑42.6 занимается разработкой двух дополнительных стандартов. Первый — модульный стандарт LPDDR6 SOCAMM2, который сохранит компактный и заменяемый форм-фактор, обеспечивая чёткий путь обновления с текущих модулей LPDDR5X SOCAMM2. Второй — стандарт вычислений в памяти LPDDR6 PIM (Processing-in-Memory), разработка которого уже приближается к завершению. Этот стандарт нацелен на инференс на периферийных устройствах и в ЦОД, где требования к производительности и энергоэффективности стремительно растут. Технология встраивает вычислительные блоки непосредственно в память LPDDR6, сокращая перемещение данных между памятью и вычислительными компонентами, что повышает производительность инференса при более низком энергопотреблении — без ущерба для энергоэффективности платформы LPDDR.
