Современные вычислительные нагрузки в дата-центрах стали крайне разнообразными, и почти все крупные облачные провайдеры разрабатывают собственные специализированные чипы. Чтобы не уступать конкурентам, AMD намерена расширить линейку серверных процессоров, адаптированных под различные типы задач, сообщает Tom's Hardware.
Как следует из заявления гендиректора AMD Лизы Су (Lisa Su) на аналитической конференции, приуроченной к квартальному отчёту, компания нацелена на выпуск более дифференцированных чипов EPYC, в том числе заказных решений для определённых нагрузок, с возможными вариациями ядер, кэша и интерконнекта, а также процессоров, оптимизированных для кластеров инференса, оркестрации, задач ИИ с минимальной задержкой и систем с большим числом ускорителей. Су также дала понять, что эта экспансия выходит за рамки Venice, которая включает микроархитектуры Zen 7 и, предположительно, Zen 8.
Источник изображения: AMD
«В настоящий момент мы сотрудничаем с клиентами над проектами, которые выходят за пределы Venice и наших текущих архитектурных решений», — заявила Су. Она подчеркнула, что индустрии потребуется широкий ассортимент процессоров для выполнения разных задач. «Мы сосредоточились на создании не единственного типа, а <…> моделей, оптимизированных по пропускной способности, энергопотреблению, стоимости и ИИ-инфраструктуре, как это было сделано в семействе Venice», — добавила Су.
В ходе конференции Су сообщила, что AMD больше не рассматривает серверные процессоры как единую однородную категорию. Вместо этого компания теперь видит рынок разделённым на несколько сегментов, ориентированных на конкретные задачи, включая универсальные вычислительные системы, процессоры для ускорителей и чипы, оптимизированные под ИИ. Причём даже внутри этих категорий AMD планирует предлагать дальнейшую дифференциацию, чтобы точнее соответствовать индивидуальным запросам клиентов.
Что касается процессоров AMD EPYC шестого поколения, построенных на микроархитектуре Zen 6, компания намерена выпускать модели с кодовым названием Venice, которые будут иметь до 256 ядер и предназначены для серверов общего назначения, а также процессоры под кодовым именем Verona, ориентированные на инфраструктуру для искусственного интеллекта. «Семейство Venice охватывает широкий спектр процессоров, оптимизированных по пропускной способности, энергоэффективности и соотношению производительности к стоимости, включая Verona — наш первый процессор EPYC, специально разработанный для ИИ-инфраструктуры», — заявила Су.
Источник:
